⑩ 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57-15516

⑤Int. Cl.³
H 03 H 7/01

識別記号

庁内整理番号 7439-5 J 砂公開 昭和57年(1982)1月26日

発明の数 1 審査請求 未請求

(全 3 頁)

⊗ローパスフィルタ

願 昭55—91163

②出

创特

願 昭55(1980)7月1日

@発 明

者 岡田東亜

尼崎市南清水字中野80番地三菱

電機株式会社通信機製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一

外1名

Best Available Copy

明 細 書

1. 発明の名称

ローパスフイルタ

2. 特許請求の範囲

入力信号を積分しかつサンプルアンドホールドする第1の積分型サンプルアンドホールド回路と、上記入力信号と上記第1の積分型サンプルアンドホールド回路の出力との差をとる差演算器と、 この 差 資質器の出力を積分しかつサンプルアンドホールド回路の出力の積分型サンプルアンドホールドロ路の出力の和をとる加算器とを備えたことを特徴とするローバスフィルタ。

3. 発明の詳細な説明

この発明は、信号に含まれているリップル雑音を除去するためのローパスフィルタに関するものである。

従来この種の装置として第1図(a)および(b) に示すものがあった。第1図(a) において(1) は抵抗(1R) とコンデンサ (1C)とからなる積分器であり、これ は最も簡単なローバスフィルタである。また同図(b)において(1)は積分器、(2)はサンプラ、(3)はホールド器(または保持器)である。上配積分器(1)な一般には能動案子で構成された積分器であり、積分値を零にするりセット入力及を有する。

次に動作について説明する。入力信号 eiは第3 図(a)に示すようにリップル性の雑音を有し、これらを除去するために、第1図(a)のローバスフィルタ(1)または第1図(b)の積分型サンプルアンドホールド回路が用いられている。

第3図(a)は第1図(b)の入力信号 eiおよび出力信号 eoの被形を示し、同図(b)は第1図(b)の積分器(1)が積分を行なう期間を示し、同図(c)は上記積分器(1)にリセット信号が加えられる期間を示し、同図(d)はサンプラ(2)がサンプル動作を行なうタイミングを示す。

(1)

の後りセット回路(図示せず)が時間下の間動作 して積分器(I)でリセットした後再び次の積分が行 なわれる。この結果出力信号 Sが得られる。

これらを式であらわすと、今時刻しを

$$(n-1)T < t < nT$$
 (1

とすると、入力信号eiと出力信号eiとの関係は

$$e_0(nT) = \begin{cases} nT \\ n-1 \end{cases} T e_i(t) dt$$
 (2)

従って $(n-1)T \le \iota < nT$ の間の出力は

$$e_0(t) = e_0(nT - T)$$

となる。

従来の複分型ローパスフィルタは以上のように構成されていたので、積分値をリセットする期間データを取り込めないため、リセット時間を短くすることが必要であり、したがって、くり返し周期を小さくすることができず、また出力信号誤差が大きいなどの欠点があった。

この発明は上記のような従来のものの欠点を除去するためになされたもので、入力信号 eiに対する積分型サンプルアンドホールド回路の出力信号

(3)

00の出力 もこと入力信号 eiとの差を差演算器(4)でとり、これを第2の積分型サンプルアンドホールド 回路(20)で積分およびサンプルアンドホールドし、 上記両サンプルアンドホールド回路(00)の出力 en ・ en の和演算を加算器(5)で実施し、出力 en を得る。 第1のサンプルアンドホールド回路(00)の出力 en は

$$e_{0}(nT) = \begin{cases} nT \\ (n-1)T \end{cases} Ae_{i}(t)dt = Ae_{0}(nT)$$
 (4)

ててでAは負の定数である。一方第2のサンプルアンドホールド回路四の出力 sozは

$$e_{0i}(nT) = \begin{cases} nT \\ n-1 \end{cases} B\{e_{ij}(t) - e_{0i}(nT - T)\}dt$$
 (5)

ここで B は正の定数である。ところで nT - T≤ t < nT では

$$e_{0}(t) = e_{0}(nT - T)$$
 (6).

従って(3)(4)及び(5)式より

$$e_0(nT) = e_{01}(nT) + e_{02}(nT)$$

= $Ae_0(nT) + Be_0(nT) - B \cdot T \cdot Ae_0(nT - T)$

となる。ここで一般にT≪1であるから

特開昭57- 15516(2)

と、上記入力信号とこの出力信号との差をとりこれを積分しサンプルアンドホールドして得た信号との和を出力信号とすることにより、精度のよい高速のローバスフィルタを提供することを目的としている。

以下、この発明の一実施例を図について説明する。

第2図において(1)'(2)(3)は第1図と同じ積分器、サンプラおよびホールド器であり、00は入力信号
eiを積分しサンプルアンドホールドする第1の積分型サンプルアンドホールド回路、(4)は入力信号
eiと第1の積分型サンプルアンドホールド回路00の出力 eoiとあき演算器、00は差演算器
(4)の出力を積分しサンプルアンドホールド可略(15)は両積分型サンプルアンドホールド回路、(5)は両積分型サンプルアンドホールド回路(10)(20)の出力eoi、eorの和をとる加算器である。

次に動作について脱明する。

入力信号 ejを積分しサンプルアンドホールドして得た第 1 の積分型サンプルアンドホールド回路

(4

 $A + B \approx 1$

となり、個々の積分利得を1以下にすることとなり、積分利得が小さければリセットに要する時間は短かくて済むので、リセット時間を短縮できる ことになる。

なお、上記実施例では譲1のサンプルアンドホールド回路のと第2のサンプルアンドホールド回路のサンプル間隔は同間隔としているが、 これは同間隔とせずに、第1のサンプルアンドホールド回路のサンプル間隔 Ts1 と第2のサンプルアンドホールド回路のサンプル間隔 Ts1 とを

 $T_{s,t} > T_{s,t}$

とすることにより、より安定したノイズに強いローパスフイルタが構成できる。

また、上記実施例は積分型サンプルアンドホールド回路の200の2系列構成であるが、これらを n , m 系列にした構成とすることにより、遅れ時間を小さくすることができる。

以上のように、この発明によれば、殺分型サン ブルホールドによるローパスフィルタを、第1の

(5)

サンプルアンドホールド回路の出力と、その出力 信号と入力信号との差を積分サンプルホールドし た第2のサンプルアンドホールド回路の出力との 和を出力とするように構成したので、精度のよい、 かつ遅れ時間の小さいローバスフィルタが得られ る効果がある。

4. 図面の簡単な説明

第1図(a)(b)はともに従来のローバスフイルタの回路図、第2図はこの発明の一実施例によるローバスフイルタの回路図、第3図は積分型サンプルホールドを用いたローバスフイルタの動作原理を示す図である。


00 … 第 1 の 積分型 サンプルアンドホールド回路、 20 … 第 2 の 積分型 サンプルアンドホールド回路、 (4) … 差演算器、(5) … 加算器。

なお、図中阿一符号は同一又は相当部分を示す。


代理人 葛 野 信 一

(7)


排酬857- 15516(3)



(b)



第 2 図



終 3 閉

Best Available Copy

